ǂA ǂbinary neural network on an FPGA

bachelor's thesis

Klara Langerholc (Avtor), Uroš Lotrič (Mentor), Anton Biasizzo (Komentor), Dong Seog Han (Komentor)

Povzetek

In recent years, the performance of convolutional neural networks has been increasing rapidly. But higher performance brings higher computational and memory costs. Research has shown that good accuracy can be achieved even when operands are constrained to only one or two bits. The purpose of this work is to implement a binary neural network with operands constrained to one bit on a field-programmable gate array. The computations in binary neural networks are mostly binary, while the weights require very little memory, making them ideal for hardware implementation. The implemented network was tested on MIO-TCD database, while the implementation was mostly focused on resource consumption and speed.

Ključne besede

binary neural network;FPGA;Verilog;ZedBoard;computer science;computer and information science;diploma thesis;

Podatki

Jezik:	Angleški jezik
Leto izida:	2020
Tipologija:	2.11 - Diplomsko delo
Organizacija:	UL FRI - Fakulteta za računalništvo in informatiko
Založnik:	[K. Langerholc]
UDK:	004.8(043.2)
COBISS:	32142083
Št. ogledov:	740
Št. prenosov:	204
Ocena:	0 (0 glasov)
Metapodatki:

Ostali podatki

Sekundarni jezik:	Slovenski jezik
Sekundarni naslov:	Binarna nevronska mreža na programirljivem vezju FPGA
Sekundarni povzetek:	V zadnjih letih se zmogljivosti konvolucijskih nevronskih mrež neprestano povečujejo. Vendar pa se z zmogljivostjo povečuje tudi kompleksnost mrež in s tem poraba računskih virov in virov za shranjevanje uteži. Raziskave so pokazale, da je pri mnogih problemih zadovoljivo delovanje nevronskih mrež doseženo tudi z le enobitnimi ali dvobitnimi operandi. V tem delu smo binarno konvolucijsko mrežo implementirali na reprogramirljivem vezju FPGA. Računske operacije v binarnih mrežah so večinoma binarne, za shranjevanje uteži pa se potrebuje malo prostora, kar jih naredi idealne za implementacijo v strojni opremi. Implementirano mrežo smo testirali na bazi slik MIO-TCD, pri imlementaciji pa smo bili pozorni predvsem na porabo virov in hitrost izvedbe.
Sekundarne ključne besede:	binarna nevronska mreža;FPGA;Verilog;ZedBoard;računalništvo in informatika;univerzitetni študij;diplomske naloge;
Vrsta dela (COBISS):	Diplomsko delo/naloga
Študijski program:	1000468
Konec prepovedi (OpenAIRE):	1970-01-01
Komentar na gradivo:	Univ. v Ljubljani, Fak. za računalništvo in informatiko
Strani:	53 str.
ID:	12038968